

ファンアウトボード Ver.2 の製作

本原顕太郎

1998年9月2日

1 実装部品の回路定数

実装した部品の表を以下に示す。まずはFET。

IDは1995年5月にM1実験で特性を調べたときにつけたもの。それぞれの特性は当時のレポートを参照のこと。

部品番号	ID	種類
QA1	g	J270
QA2	h	J270
QB1	i	J270
QB2	g	J270

部品番号	ID	種類
QC1	j	J270
QC2	r	J270
QD1	p	J270
QD2	t	J270

次に抵抗：

部品番号	回路定数 (Ω)	種類
R3	10.1	金属皮膜抵抗
部品番号	回路定数 (Ω)	種類
RA1	10.0	金属皮膜抵抗
RA2	200.3k	金属皮膜抵抗
RA3	200.9k	金属皮膜抵抗
RA4	200.2k	金属皮膜抵抗
RA5	5.11k	金属皮膜抵抗
RA6	5.13k	金属皮膜抵抗
RA7	10.2	金属皮膜抵抗
RA8	10.2	金属皮膜抵抗
RB1	10.2	金属皮膜抵抗
RB2	201.4k	金属皮膜抵抗
RB3	201.5k	金属皮膜抵抗
RB4	200.9k	金属皮膜抵抗
RB5	5.12k	金属皮膜抵抗
RB6	5.10k	金属皮膜抵抗
RB7	10.2	金属皮膜抵抗
RB8	10.2	金属皮膜抵抗

部品番号	回路定数 (Ω)	種類
RC1	10.2	金属皮膜抵抗
RC2	200.3k	金属皮膜抵抗
RC3	200.8k	金属皮膜抵抗
RC4	201.7k	金属皮膜抵抗
RC5	5.12k	金属皮膜抵抗
RC6	5.11k	金属皮膜抵抗
RC7	10.2	金属皮膜抵抗
RC8	10.2	金属皮膜抵抗
RD1	10.2	金属皮膜抵抗
RD2	200.5k	金属皮膜抵抗
RD3	200.9k	金属皮膜抵抗
RD4	201.8k	金属皮膜抵抗
RD5	5.12k	金属皮膜抵抗
RD6	5.12k	金属皮膜抵抗
RD7	10.3	金属皮膜抵抗
RD8	10.2	金属皮膜抵抗

次にコンデンサ：

部品番号	回路定数 (F)	種類 (耐圧)
C1	1.0 μ	積層セラミック
C2	10 μ	タンタル (35V)

部品番号	回路定数 (F)	種類 (耐圧)
CA1	1.0 μ	積層セラミック
CA2	1.0 μ	積層セラミック
CA3	10 μ	タンタル (35V)
CA4	1.0 μ	積層セラミック
CA5	1.0 μ	積層セラミック
CA6	10 μ	タンタル (35V)
CA7	10 μ	タンタル (35V)
CA8	1.0 μ	積層セラミック
CA9	-	-
CB1	1.0 μ	積層セラミック
CB2	1.0 μ	積層セラミック
CB3	10 μ	タンタル (35V)
CB4	1.0 μ	積層セラミック
CB5	1.0 μ	積層セラミック
CB6	10 μ	タンタル (35V)
CB7	10 μ	タンタル (35V)
CB8	1.0 μ	積層セラミック
CB9	-	-

部品番号	回路定数 (F)	種類 (耐圧)
CC1	1.0 μ	積層セラミック
CC2	1.0 μ	積層セラミック
CC3	10 μ	タンタル (35V)
CC4	1.0 μ	積層セラミック
CC5	1.0 μ	積層セラミック
CC6	10 μ	タンタル (35V)
CC7	10 μ	タンタル (35V)
CC8	1.0 μ	積層セラミック
CC9	-	-
CD1	1.0 μ	積層セラミック
CD2	1.0 μ	積層セラミック
CD3	10 μ	タンタル (35V)
CD4	1.0 μ	積層セラミック
CD5	1.0 μ	積層セラミック
CD6	10 μ	タンタル (35V)
CD7	10 μ	タンタル (35V)
CD8	1.0 μ	積層セラミック
CD9	-	-

2 Detectorは割れないか?! : 98/08/11

このファンアウトボードは古いものに比べて約0.2mm薄くなっている。このため、カセットに取り付けると検出器の入るすきまが0.2mm狭くなってしまふ。

それでも検出器を入れる余裕があるかを調べた。測定したのは図1の二つの値。この値を図2で番号をふったように、ソケットの4隅で測定した。検出器の厚さ t を含めて測定結果を下表に示す。

新しいファンアウトボードは古いものに比べて約0.2mm薄くなっており、そのため検出器を入れるスペースの遊びが0.2mm程度になってしまっている。また、図2で左側の方が隙間が0.5mmほど狭い。

古いファンアウトボードを使う場合、コールドフィンガーの上に0.1mm厚のインジウムシートを2枚、波状に曲げてのせているが、新しいファンアウトボードではこれを1枚にする必要がある。

このあとコールドフィンガーに何も敷かずEngineering Chipを実際にいれて冷却まで行ったが、検出器が割れたりすることはなかった。

Pos	l		d	t	$l - (d + t)$	
	Old	New			Old	New
(1)	7.46/7.46	7.23/7.24	4.76	2.26	0.44	0.22
(2)	7.40/7.40	7.22/7.18	4.76	2.28	0.36	0.16
(3)	7.40/7.40	7.21/7.22	4.75	2.26	0.39	0.21
(4)	7.39/7.39	7.19/7.19	4.76	2.27	0.36	0.16

表 1: 各部の測定結果。単位は mm。 l に関しては 2 回測定を行った。




図 1: コールドフィンガー、押さえ付け治具、ファンアウトボードの関係と、今回計測した値 l, d 。




図 2: 測定した4つのポイント。

3 Engineer Chip を入れての各種試験

3.1 出力波形：98/08/14,15

常温で新旧のファンアウトボードに取りつけたときのプリアンプからの出力波形と、77K で新しいファンアウトボードに取りつけたときの波形のオシロの画面をそれぞれ図 3, 4に示す。

常温での波形は古いファンアウトボードのものとあまり変わらないように見えるが、新しいボードの方が

- ピクセル間のはね上がりが小さい
- はね上がったあとの収束が遅い

ように思われる。これは J270 のほうが J230 よりも周波数特性が悪いということなのだろうか？

冷却したあとはきれいな波形を示している。

3.2 読み出しのゲイン (1)：Engineering Chip をのせて：98/08/14,15

検出器のリセット電圧を変えて、それをクロック `all_reset_scan` で読み出すことにより検出器からの読み出しゲイン (ADU/V) を測定する。

読み出したフレームとリセット電圧の関係を表 2に示す。

このデータは以下のように処理した。

1. 各コドラントの [129:384,129:384] の領域を切り出す。

図 3: 常温での Engineering Chip からの出力波形。左が古いファンアウトボードのもの、右が新しいボードのもの。

図 4: 77K での Engineering Chip からの出力波形。

Room Temp.		77K	
Frame	V_{RESET}	Frame	V_{RESET}
noise.0051.fits	0.512	noise.0231.fits	0.502
noise.0052.fits	0.448	noise.0232.fits	0.449
noise.0053.fits	0.399	noise.0233.fits	0.401
noise.0054.fits	0.353	noise.0234.fits	0.351
noise.0055.fits	0.299	noise.0235.fits	0.301
noise.0056.fits	0.250	noise.0236.fits	0.250

表 2: 取得したデータ。

2. 特に常温では、クロックの干渉によるものなのか各行の偶数番目のピクセルと奇数番目のピクセルに systematic な値の違いが出る。これを除去するために

```
blkavg (input) (output) 2 1
```

で違いをならしてしまふ。

3. imstat でピクセル値の平均を求める。

このようにして得られた各コドラントのピクセル値の平均と V_{RESET} の関係をグラフにしたのが図 5 である。

これによると、常温時で 55000(ADU/V), 77K でも 58000(ADU/V) となり、 $V_{RESET} = 0.5$ の時の full-well でも 29000(ADU) しかない。一方、古いファンアウトボードで、検出器をのせずにソケットのピンに電圧を加え、その電圧と読み出しの ADU の関係から求めたゲインは 63000~70000 (ADU/V) だったので、この値はかなり小さいと言わざるを得ない。

また実際の観測時にも 32000(ADU) 以上が出ていたことを考えると、やはり新しいファンアウトボードは古いものに比べてゲインが小さいのだろうか？

これを確認するために、次節の実験を行った。




図 5: ADU- V_{RESET} 関係。塗三角、白抜き三角、塗四角、白抜き四角の順にコドラント 1, 2, 3, 4 を示す。実線は傾きにだいたい合わせて引いた実線。それぞれ左下隅にその傾きを示してある。

3.3 読み出しのゲイン(2)：検出器をのせずに：98/08/21

ゲインが低いのはファンアウトボードの FET ソースフォロワのせいなのかどうかを調べる。
 常温で、検出器はのせずに、検出器からの出力ピンに Function Generator から

$$2.5 + 0.244 \sin(10\text{Hz}) \text{ (V)}$$

の波を入力し、その振幅の比から測定した。

取得したデータは下表のとおり。

Frame	Pin# (Name)	Quad
test.0001.fits	41 (Bus 4)	1
test.0002.fits	29 (Bus 2)	2
test.0003.fits	77 (Bus 1)	3
test.0004.fits	67 (Bus 3)	4

このデータを以下のように処理した。

1. imhist で sin 波の最大、最小値のピークの位置を目で求める。
2. そのピークの値の差が sin 波の振幅だと考えて、ゲインを出す

これにより求められたピークの値とゲインを表 3 に示す。

Quad	Max(ADU)	Min(ADU)	Gain(ADU/V)	A_{FET}
1	18600	-19550	7.82×10^3	0.940
2	18360	-20290	7.92×10^3	0.952
3	16520	-22470	7.99×10^3	0.960
4	14010	-24860	7.97×10^3	0.958

表 3: 振幅 0.488V の sin 波に対する最大、最小値の出力、それから求めた回路全体のゲイン、それに FET ソースフォロワ自体のゲイン。

さらに表の最後に、プリアンプの増幅率 10、フィルタの増幅率 1.27、ADC のゲイン $2^{16}/10$ (ADU/V) を仮定したときのソースフォロワの増幅率を示した。

これからわかるように、ソースフォロワの増幅率は 0.94 ~ 0.96 と極めて高い値を示しており、J270 に変えることによってゲインが良くなるという予想通りの性能を発揮している。

それでは、Engineering Chip を載せたときに測定したゲインはなぜあんなに小さかったのだろうか? 考えられるのは、検出器内部のソースフォロワのゲインが何らかの理由で大きく落ち込んでしまっている、ということである。すなわち、そのゲインが 0.64 程度しかない、ということになる。しかしこのようにゲインが小さくなってしまふ原因が良くわからない。あるいは Engineering Chip が良くないのだろうか?

今後、古いファンアウトボード + Science Chip で前節の実験を行う必要がある。